Ementa/Descrição: |
Projeto: Hardware Description language (HDL), Síntese Lógica para projetos RTL,
Codificação HDL e síntese orientados aos requisitos de projeto, Testbenches. Verificação:
Universal Verification Methodology (UVM), Verificação de Propriedades, Assertion Based
Verification (ABV), Cobertura, Definição e uso de propriedades de Liveness, Fairness e
Safety. |